論理回路設計環境
DE0用に回路設計中。適当にverilogで書いて、QuatusIIでコンパイルしてエラーが出なくなったのでシミュレーションでデバッグを始める。ModelSim Starterをインストール。最初、使い方が全然わからなかったが、いろいろいじっているうちに自動生成されているtclのスクリプトに気が付き、いろいろ使えるようになってきた。verilogでテストベンチを書き、動作の確認を始める。
なかなか使いやすい。前の会社でMentor上でverilogを使い始めたころを思い出す。当時は当時で、論理シミュレーションの結果があまりにも早く出るのに驚いたのだが、それ以上の環境が手に入ったようだ。
ところで、DE0を使うとUSBプロトコルアナライザとか、割りと簡単に作れるのではないかと思いつく。High Speed (480Mbps)は、面倒だが Full Speed(12MHz)とかなら、拡張ポートに簡単な回路を追加するぐらいで、楽勝なのではなかろうか。DE0のUSBポートはPCとの通信手段として使えるのかどうかよくわからない。使えないのであれば、追加で適当なUSBのチップFT232Hとかを追加すれば良い。
そういえば、10年ぐらい前 USBのプロトコルの勉強を兼ねて、CPLDでUSBプロトコルアナライザを作る、とか言っていた時期がある。シミュレーションも通り、さぁハードウェアを作ろうかというところでソフトウェアを作るのが面倒になりやめてしまった。
今、やるなら、ソフトウェアは最低限のものを作り、GitHubとかで公開して、みんなに作ってもらう？ DE0用とかに拡張ボードの基板配布なども行えば、乗ってくれる人もでるかも。ソフトウェアはDE0以外のボードにも対応できるだろうし。なんか面白そうな気がしてきた。でも、やり遂げるだけの気力はあるだろうか。
最近のコメント