昨日のテニスのせいで、足がパンパンだ。▲FPGAの新しい回路のVHDLを作成し、書き込み実験。論理シミュレータのおかげで、話が具体的になるので 設計が楽。ぐずぐず作業したにもかかわらず、動作させるところまで進んだ。▲USBの通信を読み込ませてやると、SYNCフィールドを読めているパケットもあるが、読めてなかったり、正体不明だったりのパケットも結構ある。読み込んだパケットの解析プログラムをPerlで作ってみる。