うだうだ日記Index
2011
1 2 3 4 5
2010
1 2 3 4 5 6 7 8 9 10 11 12
2009
1 2 3 4 5 6 7 8 9 10 11 12
2008
1 2 3 4 5 6 7 8 9 10 11 12
2007
1 2 3 4 5 6 7 8 9 10 11 12
2006
1 2 3 4 5 6 7 8 9 10 11 12
2005
1 2 3 4 5 6 7 8 9 10 11 12
2004
1 2 3 4 5 6 7 8 9 10 11 12
2003
1 2 3 4 5 6 7 8 9 10 11 12
2002
1 2 3 4 5 6 7 8 9 10 11 12
2001
1 2 3 4 5 6 7 8 9 10 11 12
2000
1 2 3 4 5 6 7 8 9 10 11 12

うだうだ日記

2003年5月16日 金曜日

VR4131のモニタプログラムの次を考える、 と言ってもモニタープログラムが完成したわけではない。 どっち向きに完成させて行こうかという話。 ▲ いろいろ検討した結果、とりあえず RTL8019ASの実験をするのが 適当だろうということになる。RTL8019ASに触るにはCPLDの プログラムが必要ということで、検討すると アドレス線が不足していることが判明。 CPLDに5本しか入力していなかった。 とりあえず、ジャンパー線で2本追加しよう。 我ながらいいかげん だ｡ ▲ RTL8019ASのデータシートを読む。わかりにくい。 何度か読む必要がありそう。

2003年5月17日 土曜日

ヒートガン購入

りそなホールディングに公的資金注入のニュース。 2兆円規模って、もう金銭感覚が麻痺している感じ。 ところで、りそな銀行って何よ。大手らしいが... と調べてみると、大和銀行とあさひ銀行が合併したやつらしい。 あさひ銀行って、どことどこが合併したんだっけ？ さらに検索して 銀行合併早見表(王貞治年表付)を発見。 協和＋埼玉で あさひ銀行になったらしい。 あさひ銀行とイメージが似ている さくら銀行は太陽神戸三井銀行で住友銀行と合併して 三井住友銀行になったのか。 ▲ りそな銀行と聞いても、 ピンと来ないので不安感が煽られないのが不幸中の幸い？ って、私だけかな？

ICI に注文したヒートガン HG-910SETが届く。 基板からICを吹き飛ばしてみたい。 ▲ 夜、飲み会。 となりの女性のグループがうるさくてあまり話せなかった。

2003年5月18日 日曜日

トラ技とボード

のんびりとVR4131DIMMボードをいじる。 ▲ 未実装だった部品をはんだ付け。 ちゃんと起動することを確認。 ▲ cpldに必要な回路を書き込み、 RTL8019ASにアクセスできるようになる。 レジスタを読み出すとそれっぽい値が出てくる。 ▲ いよいよRTL8019ASのプログラムだ。 データシートがわかりにくいので、 トラ技の 目次データベースで NE2000関連記事を探し、 1999年7月号特集「インターネット時代のハード制御」、 2001年9月号特集「LANで制御するハードウェア」 などを見つける。幸い2冊とも手元にあり、 船田氏や落合氏の詳しい解説記事があった。 ▲ これらの記事を参考に RTL8019ASの初期化ルーチンを書き、 試しに 秋月電子の RTL8019AS付属のEEPROMに書き込まれたMACアドレスを 読み出すと頭の3byteは00-02-cb。 これを ここで検索するとTriState Ltd.と出る。 正しく読み出せているようだ。

2003年5月19日 月曜日

真面目に仕事をし、夜、テニス。 VR4131進捗なし。

2003年5月20日 火曜日

iverilogこと Icarus Verilogが結構ちゃんと使えるようなので、 CPLD/FPGAのHDL開発でverilogを試してみる。 XilinxのProject Navigatorに簡単なverilog記述を入力し、 Synthesizeさせてみると無事に終了。 シミュレーションを起動させるとエラーになるが、 これはVHDL用のModelsimしかインストールしていないせいだろう。 ▲ 実習Verilog-HDL論理回路設計を参考に iverilogとvppでシミュレーションを行ってみると、これもちゃんと動く。 シミュレーション結果は$writeで出力もできるし、 gtkWaveでグラフィック表示も可能。 ▲ iverilogはGUIなしのコマンドラインからの操作なので、 emacs+Makefileとの相性が良い。 M-x compile 後 M-x next-error で、エラーが発生した行に跳べる。 これがverilog導入の最大の目的。 verilog-mode.elも導入。 ▲ VHDLよりVerilogの方が記述が相当短くて済むだろうと期待したが、 論理合成用に書くとそれほどでもなかった。 Verilogだといろんな機能を持ったテストベンチを楽に書けるのが うれしい。 ▲ 実は昔 仕事でverilogを使っていた。 VHDLはCPLDと同時に使い始めた。 理由は 後閑さんのページでVHDLが使われていたことと、 良いVHDLの本があったから。 今後はVerilogかなぁ。 ▲ embeded Unix Vol.3購入。

2003年5月21日 水曜日

夜、VR4131のプログラム。 RTL8019ASでパケットを送信するプログラムを書いてみる。 プログラムを動かすと、LEDが一瞬光り、 パケットが送信されたような気がする。 ▲ パケットアナライザで確認しようと、 WinPcapと Analyzerをインストール。 観測してみるが、それらしいパケットは発見できない。 ▲ そもそも、ケーブルでハブにつないでも、 ハブのリンクのLEDが光らない。 うーむ。